搞懂芯片的心跳时序

时钟树综合(CTS)与静态时序分析(STA)是数字后端的心脏。 这里有一套从零基础小白三年资深工程师的完整课程, 以及一个带详细解析、逐题核对过的刷题题库。

四阶 23 87 道精编题目 答案逐题核对 含公式推导 纯静态 · 无需后端
📊 你的学习进度 保存在浏览器本地
继续学习 →

四阶学习路径

每一阶都建立在前一阶之上。如果你是零基础,请从第一阶开始;有经验的可以直接跳到对应层级。

0
入门 · 8 课

先建立直觉

前 4 课从数字电路最基础的积木讲起——逻辑门、触发器、芯片制造流程、时钟与复位, 不需要任何前置知识。后 4 课进入时钟、setup/hold、偏斜与四条时序路径。

逻辑门与触发器芯片制造流程 时钟与复位Setup/Hold Skew/LatencySTA 与四条路径
1
基础 · 4 课

吃透时钟树综合

CTS 在做什么、为什么它是"设计的第一道验收"、时钟缓冲器怎么选、 useful skew 怎么用、时钟门控怎么省电。

CTS 流程时钟单元 Useful SkewClock Gating
2
进阶 · 5 课

掌握约束与分析体系

SDC 约束全解、时序例外与优先级、串扰与信号完整性、 OCV/AOCV/POCV 变异建模、MCMM 多角多模分析。

SDC时序例外 串扰 SIOCV/POCVMCMM
3
资深 · 6 课

深水区与流片判断

CRPR 悲观度消除、useful skew 与 time borrowing 的数学、 分阶段违例修复全流程、时钟树架构与 NDR、CDC 亚稳态 MTBF 计算、签核与 ECO。

CRPRTime Borrowing 修复流程NDR MTBF签核/ECO

这个站有什么不一样

不抄定义,讲清楚"为什么",并且把网上流传的错误说法纠正过来。

🔍 纠正常见错误

网上大量资料把 false path 说成"和功能无关"、把 useful skew 说成"只能修 setup"、 把降频当成修 setup 的手段。这些都纠正了。

🧮 公式都验算过

每道计算题都手工验算,给出完整的代入过程。 setup/hold slack 公式、derate 方向、MTBF 量级都逐项核对。

🎯 分层不将就

入门课一个术语都不预设;资深课直接讲 CRPR 的共同路径判定、 POCV 的 RSS 合成、MTBF 的指数项为什么关键。

📐 依据可查

知识框架对照 OpenROAD / OpenSTA 官方文档、VLSIDA chip-tutorials 等公开权威资料,不是凭空编写。

⌨️ 刷题体验好

单选自动判分、概念题自评、错题本自动收集、收藏、 分类与难度筛选、关键词搜索、键盘 A/B/C/D 作答。

🌗 明暗主题

跟随系统主题,也可手动切换。响应式布局, 手机、平板、桌面都能舒服阅读。